최대 가중 독립집합을 이용한 글리치 감소 알고리즘에 관한 연구 = (A) study on glitch reduction algorithms using maximum weighted independence set|RISS 상세보기

국문 초록 (Abstract)

최근 휴대용 전자 제품의 수요가 증가함에 따라 전자 제품의 전력 소모를 감소시키는 문제가 중요한 이슈로 떠오르게 되었다. 이러한 전력 소모의 감소를 위한 방법의 하나로 게이트 크기 재결정 방법이 사용되고 있다. 게이트 크기 재결정 알고리즘은 비록 게이트의 크기가 늘어나며 회로의 지연시간이 늘어난다는 단점을 가지고는 있지만, 회로가 만족시켜주어야 하는 제한 시간을 늘리지 않고도 회로 내의 게이트들의 일부의 크기를 늘려줌으로써 각 게이트의 전력 소모가 줄어들어 회로 전체의 전력 소모가 줄어드는 이점이 있다.
현재까지 연구되어진 게이트 크기 재결정 알고리즘들은 디지털 회로 상의 전력소모의 주원인인 신호의 천이중에서 회로의 동작에 직접적인 영향을 미치지 않는 불필요한 신호의 천이인 글리치에 의한 전력소모를 특별히 다루지 않고 있거나 글리치 감소를 위한 버퍼삽입을 결정하기 위해 정수선형 프로그램을 사용하고 있는데, 본 논문에서는 설계되어진 회로의 게이트 크기를 경로균등화를 위해 재결정해서 전체 회로의 전력손실을 감소시킴과 동시에 글리치를 줄이고, 게이트 크기 재결정만으로 제거되지 않는 글리치 감소를 위한 기법인 버퍼 삽입을 위해 최대 가중 독립집합을 이용하여 보다 효율적인 저전력 설계 시스템을 구현하기 위한 알고리즘을 제안하고자 한다.

번역하기

최근 휴대용 전자 제품의 수요가 증가함에 따라 전자 제품의 전력 소모를 감소시키는 문제가 중요한 이슈로 떠오르게 되었다. 이러한 전력 소모의 감소를 위한 방법의 하나로 게이트 크기 ...

다국어 초록 (Multilingual Abstract)

The portable consumer electronics is currently under a period of rapid growth. Recently many gate resizing algorithms are researched to reduce power consumption. Using gate resizing, the size of the gates are increased to reduce their associated propagation delays. But these algorithms are not considering glitch that is the important issue about practical circuit design. To reduce more power consumption, in this paper we propose a new algorithm reduces glitches by achieving path balancing through gate resizing and buffer insertion. In the proposed algorithm, the buffers are inserted between the gates where power reduction achieved by glitch reduction is larger than the additional power consumed by the inserted buffers. To determine the location of buffer insertion, maximum weighted independent set has been employed in the proposed system.

번역하기

목차 (Table of Contents)

목차
국문초록
제1장 서론 = 1
1.1 연구 배경 및 목적 = 1
1.2 연구 범위 및 방법 = 2

목차
국문초록
제1장 서론 = 1
1.1 연구 배경 및 목적 = 1
1.2 연구 범위 및 방법 = 2
1.3 논문의 구성 = 3
제2장 게이트 크기 재결정 알고리즘 = 4
2.1 지연 그래프 = 4
2.2 도착시간, 요구시간, 슬랙 = 5
제3장 Chen의 Sarrafzadeh의 알고리즘 = 9
3.1 개요 = 9
3.2 Chen과 Sarrafzadeh의 CGR에서의 exact 알고리즘 = 10
제4장 글리치를 고려한 전력 감소 알고리즘 = 13
4.1 Chen과 Sarrafzadeh의 알고리즘의 문제점 = 13
4.2 글리치 모델 = 14
4.3 경로 균등화에 의한 글리치 감소 기법 알고리즘 = 15
4.4 정수 선형 프로그램을 이용한 버퍼 삽입 기법 = 21
제5장 제안된 알고리즘 = 26
5.1 기존 경로 균등화를 위한 알고리즘의 문제점 = 26
5.2 새로운 알고리즘 제시 = 27
5.3 실험 결과 = 31
제6장 결론 및 향후 연구 과제 = 34
참고문헌 = 35
Abstract = 37

상세검색

RISS 보유자료

상세검색

해외전자자료

최대 가중 독립집합을 이용한 글리치 감소 알고리즘에 관한 연구 = (A) study on glitch reduction algorithms using maximum weighted independence set

부가정보

분석정보

이 자료와 함께 이용한 RISS 자료

나만을 위한 추천자료